Diseño, síntesis, fabricación y prueba de unHasher SHA-256 en tecnología CMOS de 180 nm

Autores
Aguirre, Fernando; Alpago, Octavio; Atencio, Jerónimo; Furfaro, Alejandro; Pazos, Sebastián
Año de publicación
2015
Idioma
español castellano
Tipo de recurso
artículo
Estado
versión publicada
Descripción
Este reporte surge de un proyecto de cooperación con ingenieros y científicos del departa- mento de Computer Engineering de la Universidad de Utah, Estados Unidos y el Laboratorio de Microelectrónica de la Facultad Regional Buenos Aires de la Universidad Tecnológica Na- cional (FRBA-UTN). En el mismo se exponen las técnicas utilizadas para la síntesis de un Cir- cuito Integrado (CI)2 que representa un módulo hasher del algoritmo Secure Hash Algorithm (SHA-256) lo cual es una función criptográfica de 256 bits de longitud. Este algoritmo adquirió popularidad con el auge de los BitCoins como criptomonedas. Las técnicas asincrónicas son las técnicas metodológicas de diseño más prometedoras. En este trabajo se describe lo rea- lizado en las áreas de lógica, síntesis, layout, testing y manufactura. Cabe destacar que un componente esencial de su síntesis física fue el desarrollo de un kit de Diseño Físico Interope- rable (iPDK) para el cual se utilizaron las herramientas de diseño automático de Synopsys® y Mentor Graphics®. Por otra parte, la manufactura se realizó a través de MOSIS en un proceso de fabricación CMOS de 180 nm de 6 niveles de metal, provisto por IBM.
This work describes the initial steps of a joint collaboration with engineers and scientists of the Computer Engineering Department of the University of Utah, USA. It presents the tech- niques used in the design and synthesis of an integrated digital circuit (IC). The target IC is an embedded SHA-256 hasher module, which became popular with the noticeable advance of BitCoins as crypto currencies. The asynchronous design methodology is one of the most promising methodologies of IC design. In this article we simply describe our work in the areas of logic and physical synthesis, testing and manufacturing. One essential component for physical synthesis was the creation and adaptation of an Interoperable Physical Design Kit (iPDK) for the Synopsys® CAD environment and Mentor Graphics®. Manufacturing was done through MOSIS, on a 180 nm CMOS process with 6 metal layers from IBM.
Fil: Aguirre, Fernando. Universidad Tecnológica Nacional. Facultad Regional Buenos Aires. Departamento de Ingeniería Electrónica; Argentina.
Fil: Alpago, Octavio. Universidad Tecnológica Nacional. Facultad Regional Buenos Aires. Departamento de Ingeniería Electrónica; Argentina.
Fil: Atencio, Jerónimo. Universidad Tecnológica Nacional. Facultad Regional Buenos Aires. Departamento de Ingeniería Electrónica; Argentina.
Fil: Furfaro, Alejandro. Universidad Tecnológica Nacional. Facultad Regional Buenos Aires. Departamento de Ingeniería Electrónica; Argentina.
Fil: Pazos, Sebastián. Universidad Tecnológica Nacional. Facultad Regional Buenos Aires. Departamento de Ingeniería Electrónica; Argentina.
Peer Reviewed
Fuente
Proyecciones, Vol.13 No.2, 21-35. (2015)
Materia
circuitos integrados digitales
sincrónico
asincrónico
verilog
cmos
ipdk
integrated digital circuits
synchronous
asynchronous
verilog
cmos
ipdk
Nivel de accesibilidad
acceso abierto
Condiciones de uso
2021-09-30T16:11:17Z
Repositorio
Repositorio Institucional Abierto (UTN)
Institución
Universidad Tecnológica Nacional
OAI Identificador
oai:ria.utn.edu.ar:20.500.12272/5503
Acceder
id RIAUTN_d07f9594b8eba9a27259e88d742bc291
oai_identifier_str oai:ria.utn.edu.ar:20.500.12272/5503
network_acronym_str RIAUTN
repository_id_str a
network_name_str Repositorio Institucional Abierto (UTN)
spelling Diseño, síntesis, fabricación y prueba de unHasher SHA-256 en tecnología CMOS de 180 nmAguirre, FernandoAlpago, OctavioAtencio, JerónimoFurfaro, AlejandroPazos, Sebastiáncircuitos integrados digitalessincrónicoasincrónicoverilogcmosipdkintegrated digital circuitssynchronousasynchronousverilogcmosipdkEste reporte surge de un proyecto de cooperación con ingenieros y científicos del departa- mento de Computer Engineering de la Universidad de Utah, Estados Unidos y el Laboratorio de Microelectrónica de la Facultad Regional Buenos Aires de la Universidad Tecnológica Na- cional (FRBA-UTN). En el mismo se exponen las técnicas utilizadas para la síntesis de un Cir- cuito Integrado (CI)2 que representa un módulo hasher del algoritmo Secure Hash Algorithm (SHA-256) lo cual es una función criptográfica de 256 bits de longitud. Este algoritmo adquirió popularidad con el auge de los BitCoins como criptomonedas. Las técnicas asincrónicas son las técnicas metodológicas de diseño más prometedoras. En este trabajo se describe lo rea- lizado en las áreas de lógica, síntesis, layout, testing y manufactura. Cabe destacar que un componente esencial de su síntesis física fue el desarrollo de un kit de Diseño Físico Interope- rable (iPDK) para el cual se utilizaron las herramientas de diseño automático de Synopsys® y Mentor Graphics®. Por otra parte, la manufactura se realizó a través de MOSIS en un proceso de fabricación CMOS de 180 nm de 6 niveles de metal, provisto por IBM.This work describes the initial steps of a joint collaboration with engineers and scientists of the Computer Engineering Department of the University of Utah, USA. It presents the tech- niques used in the design and synthesis of an integrated digital circuit (IC). The target IC is an embedded SHA-256 hasher module, which became popular with the noticeable advance of BitCoins as crypto currencies. The asynchronous design methodology is one of the most promising methodologies of IC design. In this article we simply describe our work in the areas of logic and physical synthesis, testing and manufacturing. One essential component for physical synthesis was the creation and adaptation of an Interoperable Physical Design Kit (iPDK) for the Synopsys® CAD environment and Mentor Graphics®. Manufacturing was done through MOSIS, on a 180 nm CMOS process with 6 metal layers from IBM.Fil: Aguirre, Fernando. Universidad Tecnológica Nacional. Facultad Regional Buenos Aires. Departamento de Ingeniería Electrónica; Argentina.Fil: Alpago, Octavio. Universidad Tecnológica Nacional. Facultad Regional Buenos Aires. Departamento de Ingeniería Electrónica; Argentina.Fil: Atencio, Jerónimo. Universidad Tecnológica Nacional. Facultad Regional Buenos Aires. Departamento de Ingeniería Electrónica; Argentina.Fil: Furfaro, Alejandro. Universidad Tecnológica Nacional. Facultad Regional Buenos Aires. Departamento de Ingeniería Electrónica; Argentina.Fil: Pazos, Sebastián. Universidad Tecnológica Nacional. Facultad Regional Buenos Aires. Departamento de Ingeniería Electrónica; Argentina.Peer Reviewed2021-09-30T16:11:17Z2021-09-30T16:11:17Z2015-10-01info:eu-repo/semantics/articleinfo:eu-repo/semantics/publishedVersionhttp://purl.org/coar/resource_type/c_6501info:ar-repo/semantics/articuloapplication/pdfapplication/pdfProyecciones, Vol.13 No. 21853-6352http://hdl.handle.net/20.500.12272/5503Proyecciones, Vol.13 No.2, 21-35. (2015)reponame:Repositorio Institucional Abierto (UTN)instname:Universidad Tecnológica Nacionalspainfo:eu-repo/semantics/openAccess2021-09-30T16:11:17Zhttp://creativecommons.org/licenses/by-nc/4.0/Atribución-NoComercial 4.0 InternacionalFernando Aguirre, Octavio Alpago, Jerónimo Atencio, Alejandro Furfaro, Sebastián PazosLicencia Creative Commons Atribución -No Comercial2026-09-24T12:44:54Zoai:ria.utn.edu.ar:20.500.12272/5503instacron:UTNInstitucionalhttp://ria.utn.edu.ar/Universidad públicaNo correspondehttp://ria.utn.edu.ar/oaigestionria@rec.utn.edu.ar; fsuarez@rec.utn.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:a2026-09-24 12:44:54.8Repositorio Institucional Abierto (UTN) - Universidad Tecnológica Nacionalfalse
dc.title.none.fl_str_mv Diseño, síntesis, fabricación y prueba de unHasher SHA-256 en tecnología CMOS de 180 nm
title Diseño, síntesis, fabricación y prueba de unHasher SHA-256 en tecnología CMOS de 180 nm
spellingShingle Diseño, síntesis, fabricación y prueba de unHasher SHA-256 en tecnología CMOS de 180 nm
Aguirre, Fernando
circuitos integrados digitales
sincrónico
asincrónico
verilog
cmos
ipdk
integrated digital circuits
synchronous
asynchronous
verilog
cmos
ipdk
title_short Diseño, síntesis, fabricación y prueba de unHasher SHA-256 en tecnología CMOS de 180 nm
title_full Diseño, síntesis, fabricación y prueba de unHasher SHA-256 en tecnología CMOS de 180 nm
title_fullStr Diseño, síntesis, fabricación y prueba de unHasher SHA-256 en tecnología CMOS de 180 nm
title_full_unstemmed Diseño, síntesis, fabricación y prueba de unHasher SHA-256 en tecnología CMOS de 180 nm
title_sort Diseño, síntesis, fabricación y prueba de unHasher SHA-256 en tecnología CMOS de 180 nm
dc.creator.none.fl_str_mv Aguirre, Fernando
Alpago, Octavio
Atencio, Jerónimo
Furfaro, Alejandro
Pazos, Sebastián
author Aguirre, Fernando
author_facet Aguirre, Fernando
Alpago, Octavio
Atencio, Jerónimo
Furfaro, Alejandro
Pazos, Sebastián
author_role author
author2 Alpago, Octavio
Atencio, Jerónimo
Furfaro, Alejandro
Pazos, Sebastián
author2_role author
author
author
author
dc.subject.none.fl_str_mv circuitos integrados digitales
sincrónico
asincrónico
verilog
cmos
ipdk
integrated digital circuits
synchronous
asynchronous
verilog
cmos
ipdk
topic circuitos integrados digitales
sincrónico
asincrónico
verilog
cmos
ipdk
integrated digital circuits
synchronous
asynchronous
verilog
cmos
ipdk
dc.description.none.fl_txt_mv Este reporte surge de un proyecto de cooperación con ingenieros y científicos del departa- mento de Computer Engineering de la Universidad de Utah, Estados Unidos y el Laboratorio de Microelectrónica de la Facultad Regional Buenos Aires de la Universidad Tecnológica Na- cional (FRBA-UTN). En el mismo se exponen las técnicas utilizadas para la síntesis de un Cir- cuito Integrado (CI)2 que representa un módulo hasher del algoritmo Secure Hash Algorithm (SHA-256) lo cual es una función criptográfica de 256 bits de longitud. Este algoritmo adquirió popularidad con el auge de los BitCoins como criptomonedas. Las técnicas asincrónicas son las técnicas metodológicas de diseño más prometedoras. En este trabajo se describe lo rea- lizado en las áreas de lógica, síntesis, layout, testing y manufactura. Cabe destacar que un componente esencial de su síntesis física fue el desarrollo de un kit de Diseño Físico Interope- rable (iPDK) para el cual se utilizaron las herramientas de diseño automático de Synopsys® y Mentor Graphics®. Por otra parte, la manufactura se realizó a través de MOSIS en un proceso de fabricación CMOS de 180 nm de 6 niveles de metal, provisto por IBM.
This work describes the initial steps of a joint collaboration with engineers and scientists of the Computer Engineering Department of the University of Utah, USA. It presents the tech- niques used in the design and synthesis of an integrated digital circuit (IC). The target IC is an embedded SHA-256 hasher module, which became popular with the noticeable advance of BitCoins as crypto currencies. The asynchronous design methodology is one of the most promising methodologies of IC design. In this article we simply describe our work in the areas of logic and physical synthesis, testing and manufacturing. One essential component for physical synthesis was the creation and adaptation of an Interoperable Physical Design Kit (iPDK) for the Synopsys® CAD environment and Mentor Graphics®. Manufacturing was done through MOSIS, on a 180 nm CMOS process with 6 metal layers from IBM.
Fil: Aguirre, Fernando. Universidad Tecnológica Nacional. Facultad Regional Buenos Aires. Departamento de Ingeniería Electrónica; Argentina.
Fil: Alpago, Octavio. Universidad Tecnológica Nacional. Facultad Regional Buenos Aires. Departamento de Ingeniería Electrónica; Argentina.
Fil: Atencio, Jerónimo. Universidad Tecnológica Nacional. Facultad Regional Buenos Aires. Departamento de Ingeniería Electrónica; Argentina.
Fil: Furfaro, Alejandro. Universidad Tecnológica Nacional. Facultad Regional Buenos Aires. Departamento de Ingeniería Electrónica; Argentina.
Fil: Pazos, Sebastián. Universidad Tecnológica Nacional. Facultad Regional Buenos Aires. Departamento de Ingeniería Electrónica; Argentina.
Peer Reviewed
description Este reporte surge de un proyecto de cooperación con ingenieros y científicos del departa- mento de Computer Engineering de la Universidad de Utah, Estados Unidos y el Laboratorio de Microelectrónica de la Facultad Regional Buenos Aires de la Universidad Tecnológica Na- cional (FRBA-UTN). En el mismo se exponen las técnicas utilizadas para la síntesis de un Cir- cuito Integrado (CI)2 que representa un módulo hasher del algoritmo Secure Hash Algorithm (SHA-256) lo cual es una función criptográfica de 256 bits de longitud. Este algoritmo adquirió popularidad con el auge de los BitCoins como criptomonedas. Las técnicas asincrónicas son las técnicas metodológicas de diseño más prometedoras. En este trabajo se describe lo rea- lizado en las áreas de lógica, síntesis, layout, testing y manufactura. Cabe destacar que un componente esencial de su síntesis física fue el desarrollo de un kit de Diseño Físico Interope- rable (iPDK) para el cual se utilizaron las herramientas de diseño automático de Synopsys® y Mentor Graphics®. Por otra parte, la manufactura se realizó a través de MOSIS en un proceso de fabricación CMOS de 180 nm de 6 niveles de metal, provisto por IBM.
publishDate 2015
dc.date.none.fl_str_mv 2015-10-01
2021-09-30T16:11:17Z
2021-09-30T16:11:17Z
dc.type.none.fl_str_mv info:eu-repo/semantics/article
info:eu-repo/semantics/publishedVersion
http://purl.org/coar/resource_type/c_6501
info:ar-repo/semantics/articulo
format article
status_str publishedVersion
dc.identifier.none.fl_str_mv Proyecciones, Vol.13 No. 2
1853-6352
http://hdl.handle.net/20.500.12272/5503
identifier_str_mv Proyecciones, Vol.13 No. 2
1853-6352
url http://hdl.handle.net/20.500.12272/5503
dc.language.none.fl_str_mv spa
language spa
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
2021-09-30T16:11:17Z
http://creativecommons.org/licenses/by-nc/4.0/
Atribución-NoComercial 4.0 Internacional
Fernando Aguirre, Octavio Alpago, Jerónimo Atencio, Alejandro Furfaro, Sebastián Pazos
Licencia Creative Commons Atribución -No Comercial
eu_rights_str_mv openAccess
rights_invalid_str_mv 2021-09-30T16:11:17Z
http://creativecommons.org/licenses/by-nc/4.0/
Atribución-NoComercial 4.0 Internacional
Fernando Aguirre, Octavio Alpago, Jerónimo Atencio, Alejandro Furfaro, Sebastián Pazos
Licencia Creative Commons Atribución -No Comercial
dc.format.none.fl_str_mv application/pdf
application/pdf
dc.source.none.fl_str_mv Proyecciones, Vol.13 No.2, 21-35. (2015)
reponame:Repositorio Institucional Abierto (UTN)
instname:Universidad Tecnológica Nacional
reponame_str Repositorio Institucional Abierto (UTN)
collection Repositorio Institucional Abierto (UTN)
instname_str Universidad Tecnológica Nacional
repository.name.fl_str_mv Repositorio Institucional Abierto (UTN) - Universidad Tecnológica Nacional
repository.mail.fl_str_mv gestionria@rec.utn.edu.ar; fsuarez@rec.utn.edu.ar
_version_ 1877230890300473344
score 13.265058

Publicaciones similares