Implementación en hardware de una arquitectura híbrida NTT y FFT, para algoritmos de criptografía post-cuántica y procesamiento de señales

Autores
Hernández, Rodrigo Rubén
Año de publicación
2026
Idioma
español castellano
Tipo de recurso
tesis de grado
Estado
versión aceptada
Colaborador/a o director/a de tesis
Castillo, Leonardo
Descripción
Fil: Hernández, Rodrigo Rubén. Universidad Nacional de Rio Negro. Escuela de Producción, Tecnología y Medio Ambiente. Rio Negro, Argentina.
In this project, a hybrid RTL design was implemented and evaluated to compute the Fast Fourier Transform (FFT) and the Number Theoretic Transform (NTT), leveraging their strong architectural similarity. Different schemes for hardware acceleration of the Number Theoretic Transform (NTT) using lattice-based post-quantum encryption (PQC) algorithms were analyzed using FPGAs. By implementing both the NTT and the FFT in a single module, the hardware can be reused for signal processing whenever the NTT accelerator is not in use. Parameterized Verilog code was implemented to evaluate latencies and FPGA resource usage under different parallelization scenarios.
En este proyecto se implementó y evaluó un diseño híbrido en RTL para computar la Fast Fourier Transform (FFT) y la Number Theoretic Transform (NTT) aprovechando la gran similitud arquitectural. Se analizaron diferentes esquemas para la aceleración por hardware FPGA de la Number Theoretic Transform (NTT) utilizada en algoritmos de encriptación post-cuántica (PQC) basados en retículos. Al implementar en un único módulo la NTT y la FFT, de modo que durante todo el tiempo que no se utiliza el acelerador de NTT sea posible reutilizar el hardware para procesamiento de señales. Se implementó código parametrizado en Verilog que permitió evaluar, para distintos escenarios de paralelización, las latencias y uso de recursos de FPGA.
Materia
Hardware y Arquitectura de Computadores
Criptografía
PQC
FPGA
procesamiento de señales
FFT
NTT
hardware
Hardware y Arquitectura de Computadores
Nivel de accesibilidad
acceso abierto
Condiciones de uso
https://creativecommons.org/licenses/by-nc-sa/4.0/
Repositorio
RID-UNRN (UNRN)
Institución
Universidad Nacional de Río Negro
OAI Identificador
oai:rid.unrn.edu.ar:20.500.12049/14544
Acceder
id RIDUNRN_845d597644f7311a7e5e699e8df0ccc1
oai_identifier_str oai:rid.unrn.edu.ar:20.500.12049/14544
network_acronym_str RIDUNRN
repository_id_str 4369
network_name_str RID-UNRN (UNRN)
spelling Implementación en hardware de una arquitectura híbrida NTT y FFT, para algoritmos de criptografía post-cuántica y procesamiento de señalesHernández, Rodrigo RubénHardware y Arquitectura de ComputadoresCriptografíaPQCFPGAprocesamiento de señalesFFTNTThardwareHardware y Arquitectura de ComputadoresFil: Hernández, Rodrigo Rubén. Universidad Nacional de Rio Negro. Escuela de Producción, Tecnología y Medio Ambiente. Rio Negro, Argentina.In this project, a hybrid RTL design was implemented and evaluated to compute the Fast Fourier Transform (FFT) and the Number Theoretic Transform (NTT), leveraging their strong architectural similarity. Different schemes for hardware acceleration of the Number Theoretic Transform (NTT) using lattice-based post-quantum encryption (PQC) algorithms were analyzed using FPGAs. By implementing both the NTT and the FFT in a single module, the hardware can be reused for signal processing whenever the NTT accelerator is not in use. Parameterized Verilog code was implemented to evaluate latencies and FPGA resource usage under different parallelization scenarios.En este proyecto se implementó y evaluó un diseño híbrido en RTL para computar la Fast Fourier Transform (FFT) y la Number Theoretic Transform (NTT) aprovechando la gran similitud arquitectural. Se analizaron diferentes esquemas para la aceleración por hardware FPGA de la Number Theoretic Transform (NTT) utilizada en algoritmos de encriptación post-cuántica (PQC) basados en retículos. Al implementar en un único módulo la NTT y la FFT, de modo que durante todo el tiempo que no se utiliza el acelerador de NTT sea posible reutilizar el hardware para procesamiento de señales. Se implementó código parametrizado en Verilog que permitió evaluar, para distintos escenarios de paralelización, las latencias y uso de recursos de FPGA.Castillo, Leonardo2026-07-08info:eu-repo/semantics/bachelorThesisinfo:eu-repo/semantics/acceptedVersionhttp://purl.org/coar/resource_type/c_7a1finfo:ar-repo/semantics/tesisDeGradoapplication/pdfHernández, Rodrigo Rubén. (2026). Implementación en hardware de una arquitectura híbrida NTT y FFT, para algoritmos de criptografía post-cuántica y procesamiento de señales. Tesis de grado. Universidad Nacional de Rio Negro.http://rid.unrn.edu.ar/handle/20.500.12049/14544spainfo:eu-repo/semantics/openAccesshttps://creativecommons.org/licenses/by-nc-sa/4.0/reponame:RID-UNRN (UNRN)instname:Universidad Nacional de Río Negro2026-09-24T12:44:03Zoai:rid.unrn.edu.ar:20.500.12049/14544instacron:UNRNInstitucionalhttps://rid.unrn.edu.ar/jspui/Universidad públicaNo correspondehttps://rid.unrn.edu.ar/oai/snrdrid@unrn.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:43692026-09-24 12:44:04.586RID-UNRN (UNRN) - Universidad Nacional de Río Negrofalse
dc.title.none.fl_str_mv Implementación en hardware de una arquitectura híbrida NTT y FFT, para algoritmos de criptografía post-cuántica y procesamiento de señales
title Implementación en hardware de una arquitectura híbrida NTT y FFT, para algoritmos de criptografía post-cuántica y procesamiento de señales
spellingShingle Implementación en hardware de una arquitectura híbrida NTT y FFT, para algoritmos de criptografía post-cuántica y procesamiento de señales
Hernández, Rodrigo Rubén
Hardware y Arquitectura de Computadores
Criptografía
PQC
FPGA
procesamiento de señales
FFT
NTT
hardware
Hardware y Arquitectura de Computadores
title_short Implementación en hardware de una arquitectura híbrida NTT y FFT, para algoritmos de criptografía post-cuántica y procesamiento de señales
title_full Implementación en hardware de una arquitectura híbrida NTT y FFT, para algoritmos de criptografía post-cuántica y procesamiento de señales
title_fullStr Implementación en hardware de una arquitectura híbrida NTT y FFT, para algoritmos de criptografía post-cuántica y procesamiento de señales
title_full_unstemmed Implementación en hardware de una arquitectura híbrida NTT y FFT, para algoritmos de criptografía post-cuántica y procesamiento de señales
title_sort Implementación en hardware de una arquitectura híbrida NTT y FFT, para algoritmos de criptografía post-cuántica y procesamiento de señales
dc.creator.none.fl_str_mv Hernández, Rodrigo Rubén
author Hernández, Rodrigo Rubén
author_facet Hernández, Rodrigo Rubén
author_role author
dc.contributor.none.fl_str_mv Castillo, Leonardo
dc.subject.none.fl_str_mv Hardware y Arquitectura de Computadores
Criptografía
PQC
FPGA
procesamiento de señales
FFT
NTT
hardware
Hardware y Arquitectura de Computadores
topic Hardware y Arquitectura de Computadores
Criptografía
PQC
FPGA
procesamiento de señales
FFT
NTT
hardware
Hardware y Arquitectura de Computadores
dc.description.none.fl_txt_mv Fil: Hernández, Rodrigo Rubén. Universidad Nacional de Rio Negro. Escuela de Producción, Tecnología y Medio Ambiente. Rio Negro, Argentina.
In this project, a hybrid RTL design was implemented and evaluated to compute the Fast Fourier Transform (FFT) and the Number Theoretic Transform (NTT), leveraging their strong architectural similarity. Different schemes for hardware acceleration of the Number Theoretic Transform (NTT) using lattice-based post-quantum encryption (PQC) algorithms were analyzed using FPGAs. By implementing both the NTT and the FFT in a single module, the hardware can be reused for signal processing whenever the NTT accelerator is not in use. Parameterized Verilog code was implemented to evaluate latencies and FPGA resource usage under different parallelization scenarios.
En este proyecto se implementó y evaluó un diseño híbrido en RTL para computar la Fast Fourier Transform (FFT) y la Number Theoretic Transform (NTT) aprovechando la gran similitud arquitectural. Se analizaron diferentes esquemas para la aceleración por hardware FPGA de la Number Theoretic Transform (NTT) utilizada en algoritmos de encriptación post-cuántica (PQC) basados en retículos. Al implementar en un único módulo la NTT y la FFT, de modo que durante todo el tiempo que no se utiliza el acelerador de NTT sea posible reutilizar el hardware para procesamiento de señales. Se implementó código parametrizado en Verilog que permitió evaluar, para distintos escenarios de paralelización, las latencias y uso de recursos de FPGA.
description Fil: Hernández, Rodrigo Rubén. Universidad Nacional de Rio Negro. Escuela de Producción, Tecnología y Medio Ambiente. Rio Negro, Argentina.
publishDate 2026
dc.date.none.fl_str_mv 2026-07-08
dc.type.none.fl_str_mv info:eu-repo/semantics/bachelorThesis
info:eu-repo/semantics/acceptedVersion
http://purl.org/coar/resource_type/c_7a1f
info:ar-repo/semantics/tesisDeGrado
format bachelorThesis
status_str acceptedVersion
dc.identifier.none.fl_str_mv Hernández, Rodrigo Rubén. (2026). Implementación en hardware de una arquitectura híbrida NTT y FFT, para algoritmos de criptografía post-cuántica y procesamiento de señales. Tesis de grado. Universidad Nacional de Rio Negro.
http://rid.unrn.edu.ar/handle/20.500.12049/14544
identifier_str_mv Hernández, Rodrigo Rubén. (2026). Implementación en hardware de una arquitectura híbrida NTT y FFT, para algoritmos de criptografía post-cuántica y procesamiento de señales. Tesis de grado. Universidad Nacional de Rio Negro.
url http://rid.unrn.edu.ar/handle/20.500.12049/14544
dc.language.none.fl_str_mv spa
language spa
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
https://creativecommons.org/licenses/by-nc-sa/4.0/
eu_rights_str_mv openAccess
rights_invalid_str_mv https://creativecommons.org/licenses/by-nc-sa/4.0/
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:RID-UNRN (UNRN)
instname:Universidad Nacional de Río Negro
reponame_str RID-UNRN (UNRN)
collection RID-UNRN (UNRN)
instname_str Universidad Nacional de Río Negro
repository.name.fl_str_mv RID-UNRN (UNRN) - Universidad Nacional de Río Negro
repository.mail.fl_str_mv rid@unrn.edu.ar
_version_ 1877230302254858240
score 13.265058

Publicaciones similares