Desempeño del método de análisis transitorio en la detección de fallas paramétricas en circuitos integrados.

Autores
Aguirre, Fernando; Pazos, Sebastián; Romero, Eduardo; Peretti, Gabriela; Verrastro, Sebastián
Año de publicación
2016
Idioma
español castellano
Tipo de recurso
artículo
Estado
versión publicada
Descripción
En este trabajo se evalúa la capacidad de la estrategia de test denominada Metodología de Análisis de Respuesta Transitoria (TRAM1 ) para discriminar entre circuitos dentro y fuera de especificaciones. Con este propósito se adopta una vista a nivel comportamiento, definiendo una falla como un incumplimiento de alguna de las especificaciones. Si bien esta estrategia de test ha sido estudiada por varios autores, este trabajo se enfoca en la utilización de modelos de simulación más precisos que evitan hacer suposiciones de comportamientos ideales. Para las evaluaciones se ha adoptado un filtro de segundo orden en la topología de variables de es- tados, el cual ha sido diseñado totalmente a medida (full custom) en una tecnología comercial CMOS de 500 nm. Se adopta una metodología de evaluación que inyecta desviaciones alea- torias en los parámetros circuitales como un medio para generar una población de circuitos con diferentes proporciones de buenos y malos. Esta población se expone posteriormente al test para evaluar su eficiencia.
This paper evaluates the capacity of the test strategy named Transient Response Analysis Method (TRAM) to detect manufactured circuits that fall inside or outside its specifications. With this purpose, a behavioral level approach is adopted, defining a fault as the inability to comply with any of the specifications. Although this strategy has been addressed by other authors, this article focuses on the implementation of more precise simulation models to avoid the assumption of ideal components. A state variable, second order filter was implemented in a 500 nm CMOS technology following a full-custom flow, and adopted as circuit under test. To perform the evaluation, random deviations are injected to the circuit parameters, in order to create populations with different amounts of faulty and non faulty circuits. The test strategy is applied to these populations in order to evaluate its efficiency.
Fil: Aguirre, Fernando. Universidad Tecnológica Nacional, Facultad Regional Buenos Aires, Departamento de Ingeniería Electrónica; Argentina.
Fil: Pazos, Sebastián. Universidad Tecnológica Nacional, Facultad Regional Buenos Aires, Departamento de Ingeniería Electrónica; Argentina.
Fil: Romero, Eduardo. Universidad Tecnológica Nacional, Facultad Regional Villa María; Argentina.
Fil: Verrastro, Sebastián. Universidad Tecnológica Nacional, Facultad Regional Buenos Aires, Departamento de Ingeniería Electrónica; Argentina.
Peer Reviewed
Fuente
Proyecciones 14 (1), 65-75. (2016)
Materia
circuitos integrados analógicos
detección de fallas
tram
respuesta transitoria
cmos
analog integrated circuits
fault detection
transient response
Nivel de accesibilidad
acceso abierto
Condiciones de uso
2021-09-24T20:04:20Z
Repositorio
Repositorio Institucional Abierto (UTN)
Institución
Universidad Tecnológica Nacional
OAI Identificador
oai:ria.utn.edu.ar:20.500.12272/5473
Acceder
id RIAUTN_2c54845d94b1660d519cb9ebbb0400ba
oai_identifier_str oai:ria.utn.edu.ar:20.500.12272/5473
network_acronym_str RIAUTN
repository_id_str a
network_name_str Repositorio Institucional Abierto (UTN)
spelling Desempeño del método de análisis transitorio en la detección de fallas paramétricas en circuitos integrados.Aguirre, FernandoPazos, SebastiánRomero, EduardoPeretti, GabrielaVerrastro, Sebastiáncircuitos integrados analógicosdetección de fallastramrespuesta transitoriacmosanalog integrated circuitsfault detectiontransient responseEn este trabajo se evalúa la capacidad de la estrategia de test denominada Metodología de Análisis de Respuesta Transitoria (TRAM1 ) para discriminar entre circuitos dentro y fuera de especificaciones. Con este propósito se adopta una vista a nivel comportamiento, definiendo una falla como un incumplimiento de alguna de las especificaciones. Si bien esta estrategia de test ha sido estudiada por varios autores, este trabajo se enfoca en la utilización de modelos de simulación más precisos que evitan hacer suposiciones de comportamientos ideales. Para las evaluaciones se ha adoptado un filtro de segundo orden en la topología de variables de es- tados, el cual ha sido diseñado totalmente a medida (full custom) en una tecnología comercial CMOS de 500 nm. Se adopta una metodología de evaluación que inyecta desviaciones alea- torias en los parámetros circuitales como un medio para generar una población de circuitos con diferentes proporciones de buenos y malos. Esta población se expone posteriormente al test para evaluar su eficiencia.This paper evaluates the capacity of the test strategy named Transient Response Analysis Method (TRAM) to detect manufactured circuits that fall inside or outside its specifications. With this purpose, a behavioral level approach is adopted, defining a fault as the inability to comply with any of the specifications. Although this strategy has been addressed by other authors, this article focuses on the implementation of more precise simulation models to avoid the assumption of ideal components. A state variable, second order filter was implemented in a 500 nm CMOS technology following a full-custom flow, and adopted as circuit under test. To perform the evaluation, random deviations are injected to the circuit parameters, in order to create populations with different amounts of faulty and non faulty circuits. The test strategy is applied to these populations in order to evaluate its efficiency.Fil: Aguirre, Fernando. Universidad Tecnológica Nacional, Facultad Regional Buenos Aires, Departamento de Ingeniería Electrónica; Argentina.Fil: Pazos, Sebastián. Universidad Tecnológica Nacional, Facultad Regional Buenos Aires, Departamento de Ingeniería Electrónica; Argentina.Fil: Romero, Eduardo. Universidad Tecnológica Nacional, Facultad Regional Villa María; Argentina.Fil: Verrastro, Sebastián. Universidad Tecnológica Nacional, Facultad Regional Buenos Aires, Departamento de Ingeniería Electrónica; Argentina.Peer Reviewed2021-09-24T20:04:20Z2021-09-24T20:04:20Z2016-04-01info:eu-repo/semantics/articleinfo:eu-repo/semantics/publishedVersionhttp://purl.org/coar/resource_type/c_6501info:ar-repo/semantics/articuloapplication/pdfapplication/pdfProyecciones, Vol. 14 No. 11853-6352http://hdl.handle.net/20.500.12272/5473Proyecciones 14 (1), 65-75. (2016)reponame:Repositorio Institucional Abierto (UTN)instname:Universidad Tecnológica Nacionalspainfo:eu-repo/semantics/openAccess2021-09-24T20:04:20Zhttp://creativecommons.org/licenses/by-nc/4.0/Atribución-NoComercial 4.0 InternacionalFernando Aguirre, Sebastián Pazos, Eduardo Romero, Gabriela Peretti, Sebastián VerrastroLicencia. Creative Commons Atribución- No Comercial.2026-09-24T12:47:08Zoai:ria.utn.edu.ar:20.500.12272/5473instacron:UTNInstitucionalhttp://ria.utn.edu.ar/Universidad públicaNo correspondehttp://ria.utn.edu.ar/oaigestionria@rec.utn.edu.ar; fsuarez@rec.utn.edu.arArgentinaNo correspondeNo correspondeNo correspondeopendoar:a2026-09-24 12:47:08.57Repositorio Institucional Abierto (UTN) - Universidad Tecnológica Nacionalfalse
dc.title.none.fl_str_mv Desempeño del método de análisis transitorio en la detección de fallas paramétricas en circuitos integrados.
title Desempeño del método de análisis transitorio en la detección de fallas paramétricas en circuitos integrados.
spellingShingle Desempeño del método de análisis transitorio en la detección de fallas paramétricas en circuitos integrados.
Aguirre, Fernando
circuitos integrados analógicos
detección de fallas
tram
respuesta transitoria
cmos
analog integrated circuits
fault detection
transient response
title_short Desempeño del método de análisis transitorio en la detección de fallas paramétricas en circuitos integrados.
title_full Desempeño del método de análisis transitorio en la detección de fallas paramétricas en circuitos integrados.
title_fullStr Desempeño del método de análisis transitorio en la detección de fallas paramétricas en circuitos integrados.
title_full_unstemmed Desempeño del método de análisis transitorio en la detección de fallas paramétricas en circuitos integrados.
title_sort Desempeño del método de análisis transitorio en la detección de fallas paramétricas en circuitos integrados.
dc.creator.none.fl_str_mv Aguirre, Fernando
Pazos, Sebastián
Romero, Eduardo
Peretti, Gabriela
Verrastro, Sebastián
author Aguirre, Fernando
author_facet Aguirre, Fernando
Pazos, Sebastián
Romero, Eduardo
Peretti, Gabriela
Verrastro, Sebastián
author_role author
author2 Pazos, Sebastián
Romero, Eduardo
Peretti, Gabriela
Verrastro, Sebastián
author2_role author
author
author
author
dc.subject.none.fl_str_mv circuitos integrados analógicos
detección de fallas
tram
respuesta transitoria
cmos
analog integrated circuits
fault detection
transient response
topic circuitos integrados analógicos
detección de fallas
tram
respuesta transitoria
cmos
analog integrated circuits
fault detection
transient response
dc.description.none.fl_txt_mv En este trabajo se evalúa la capacidad de la estrategia de test denominada Metodología de Análisis de Respuesta Transitoria (TRAM1 ) para discriminar entre circuitos dentro y fuera de especificaciones. Con este propósito se adopta una vista a nivel comportamiento, definiendo una falla como un incumplimiento de alguna de las especificaciones. Si bien esta estrategia de test ha sido estudiada por varios autores, este trabajo se enfoca en la utilización de modelos de simulación más precisos que evitan hacer suposiciones de comportamientos ideales. Para las evaluaciones se ha adoptado un filtro de segundo orden en la topología de variables de es- tados, el cual ha sido diseñado totalmente a medida (full custom) en una tecnología comercial CMOS de 500 nm. Se adopta una metodología de evaluación que inyecta desviaciones alea- torias en los parámetros circuitales como un medio para generar una población de circuitos con diferentes proporciones de buenos y malos. Esta población se expone posteriormente al test para evaluar su eficiencia.
This paper evaluates the capacity of the test strategy named Transient Response Analysis Method (TRAM) to detect manufactured circuits that fall inside or outside its specifications. With this purpose, a behavioral level approach is adopted, defining a fault as the inability to comply with any of the specifications. Although this strategy has been addressed by other authors, this article focuses on the implementation of more precise simulation models to avoid the assumption of ideal components. A state variable, second order filter was implemented in a 500 nm CMOS technology following a full-custom flow, and adopted as circuit under test. To perform the evaluation, random deviations are injected to the circuit parameters, in order to create populations with different amounts of faulty and non faulty circuits. The test strategy is applied to these populations in order to evaluate its efficiency.
Fil: Aguirre, Fernando. Universidad Tecnológica Nacional, Facultad Regional Buenos Aires, Departamento de Ingeniería Electrónica; Argentina.
Fil: Pazos, Sebastián. Universidad Tecnológica Nacional, Facultad Regional Buenos Aires, Departamento de Ingeniería Electrónica; Argentina.
Fil: Romero, Eduardo. Universidad Tecnológica Nacional, Facultad Regional Villa María; Argentina.
Fil: Verrastro, Sebastián. Universidad Tecnológica Nacional, Facultad Regional Buenos Aires, Departamento de Ingeniería Electrónica; Argentina.
Peer Reviewed
description En este trabajo se evalúa la capacidad de la estrategia de test denominada Metodología de Análisis de Respuesta Transitoria (TRAM1 ) para discriminar entre circuitos dentro y fuera de especificaciones. Con este propósito se adopta una vista a nivel comportamiento, definiendo una falla como un incumplimiento de alguna de las especificaciones. Si bien esta estrategia de test ha sido estudiada por varios autores, este trabajo se enfoca en la utilización de modelos de simulación más precisos que evitan hacer suposiciones de comportamientos ideales. Para las evaluaciones se ha adoptado un filtro de segundo orden en la topología de variables de es- tados, el cual ha sido diseñado totalmente a medida (full custom) en una tecnología comercial CMOS de 500 nm. Se adopta una metodología de evaluación que inyecta desviaciones alea- torias en los parámetros circuitales como un medio para generar una población de circuitos con diferentes proporciones de buenos y malos. Esta población se expone posteriormente al test para evaluar su eficiencia.
publishDate 2016
dc.date.none.fl_str_mv 2016-04-01
2021-09-24T20:04:20Z
2021-09-24T20:04:20Z
dc.type.none.fl_str_mv info:eu-repo/semantics/article
info:eu-repo/semantics/publishedVersion
http://purl.org/coar/resource_type/c_6501
info:ar-repo/semantics/articulo
format article
status_str publishedVersion
dc.identifier.none.fl_str_mv Proyecciones, Vol. 14 No. 1
1853-6352
http://hdl.handle.net/20.500.12272/5473
identifier_str_mv Proyecciones, Vol. 14 No. 1
1853-6352
url http://hdl.handle.net/20.500.12272/5473
dc.language.none.fl_str_mv spa
language spa
dc.rights.none.fl_str_mv info:eu-repo/semantics/openAccess
2021-09-24T20:04:20Z
http://creativecommons.org/licenses/by-nc/4.0/
Atribución-NoComercial 4.0 Internacional
Fernando Aguirre, Sebastián Pazos, Eduardo Romero, Gabriela Peretti, Sebastián Verrastro
Licencia. Creative Commons Atribución- No Comercial.
eu_rights_str_mv openAccess
rights_invalid_str_mv 2021-09-24T20:04:20Z
http://creativecommons.org/licenses/by-nc/4.0/
Atribución-NoComercial 4.0 Internacional
Fernando Aguirre, Sebastián Pazos, Eduardo Romero, Gabriela Peretti, Sebastián Verrastro
Licencia. Creative Commons Atribución- No Comercial.
dc.format.none.fl_str_mv application/pdf
application/pdf
dc.source.none.fl_str_mv Proyecciones 14 (1), 65-75. (2016)
reponame:Repositorio Institucional Abierto (UTN)
instname:Universidad Tecnológica Nacional
reponame_str Repositorio Institucional Abierto (UTN)
collection Repositorio Institucional Abierto (UTN)
instname_str Universidad Tecnológica Nacional
repository.name.fl_str_mv Repositorio Institucional Abierto (UTN) - Universidad Tecnológica Nacional
repository.mail.fl_str_mv gestionria@rec.utn.edu.ar; fsuarez@rec.utn.edu.ar
_version_ 1877230932641972224
score 13.265058

Publicaciones similares